PAT-NO:

JP403192741A

DOCUMENT-IDENTIFIER:

JP 03192741 A

TITLE:

MANUFACTURE OF CIRCUIT BOARD WITH BUMP

PUBN-DATE:

August 22, 1991

INVENTOR-INFORMATION:

NAME

HASHIZUME, JIRO TAKAMI, SHIGENARI SAITO, HIROSHI

ASSIGNEE-INFORMATION:

NAME

MATSUSHITA ELECTRIC WORKS LTD

COUNTRY

N/A

APPL-NO:

JP01333407

APPL-DATE:

December 21, 1989

INT-CL (IPC): H01L021/60, H05K003/24

US-CL-CURRENT: 430/22, 430/30

ABSTRACT:

PURPOSE: To make it possible to form precisely bumps on a circuit to

circuit by a method wherein bump exposure of one chip is repeated while

positional error generated in a circuit formation process is corrected by a

pattern recognition

CONSTITUTION: A recognition mark 5 is detected and thereafter, as the

distances (x) and (y) between each bump 4 and the mark 5 are determined

design, an X-Y table 9 is driven by a numerical control and at the same

laser spot light is irradiated by a laser beam output device 7 and a resist at

bump formation parts on a board 1 is removed by the energy of the spot

After a necessary bump exposure ends, the table 9 is moved by a necessary

distance and the next chip mounting parts 2 are searched. At this time, as

was re-work

there is an error in the formation of a circuit, the formed error is corrected while the next recognition mark 5 is detected by a camera 6 and the bump exposure is repeated. Thereby, the bumps on the circuit can be precisely formed to the circuit.

COPYRIGHT: (C) 1991, JPO&Japio

平3-192741 ☑ 公 開 特 許 公 報 (A)

@Int.Cl.5

識別記号

庁内整理番号

3公開 平成3年(1991)8月22日

H 01 L 21/60 // H 05 K 3/24 3 1 1

6918-5F 6736-5E

審査請求 未請求 請求項の数 1 (全3頁)

バンプ付き回路基板の製法

願 平1-333407 ②特

29出 願 平1(1989)12月21日

個発 明 者 郎

大阪府門真市大字門真1048番地 松下電工株式会社内

70発 明 老

Ж 髙 見.

茂 成 大阪府門真市大字門真1048番地 松下電工株式会社内

@発 明 者 吝 藤 宏

大阪府門真市大字門真1048番地 松下電工株式会补内

頣 松下電工株式会社 创出 人

大阪府門真市大字門真1048番地

個代 理 弁理十 佐藤 成示 Ι

外1名

1. 発明の名称

バンプ付き回路基板の製法

2. 特許請求の範囲

(1) 基板内に複数のチップ実装部を有する回路 基板若しくは1チップを実装する基板をワークサ イズに複数個面付けした回路基板のパンプ形成に おいて、1チップ分のパンプ露光のリピートをパ ターン認識により回路形成工程で生じた位置誤差 を補正しながら行うことを特徴とするパンプ付き 国路基板の製法。

3. 発明の詳細な説明

[産業上の利用分野]

本発明は、基板内に複数のチップ実装部を有す。 るパンプ付き回路基板の製法に関する。

[従来の技術]

パンプ付き回路基板の製造法を機略すると、先 ず、基板への回路形成法であるが、サブトラクテ ィブ法では、全面に導体(例えば網張り積層板) を有する基板にエッチングレジストを堕布し、フ

ィルムマスクで露光・現像し、エッチングを行っ たり、一方、セラミック基板等で一般的な導体ペ ースト(例えばAgPdペースト)をスクリーン 印刷で回路形成を行っている。

更に、その上に半導体チップを実装するための パンプ、例えば金パンプを形成する場合は、回路 形成した基板に更にレジストを塗布し、パンプメ ッキのためのマスク(この場合、パンプは微細寸 法を要求されるので、マスク材質は石英ガラス等 を用いる)を用いて露光・現像して、パンプ形成 位置にレジスト窓明けを行い、回路側から電流を 供給し、電解金メッキを行うことによってパンプ 形成基板を製造している。

[発明が解決しようとする課題]

しかしながら、国路形成は前述のような製法で は、フィルムマスクの工程上の温度変化や基板の 伸縮等により、寸法変化、誤差が避けられず(例 えばセラミック基板の場合、 100m当り 100m前 後の寸法誤差が生じる)、その回路上にバンプを 形成しようとしても、基板内の一つのIC実装部

にマスクを合わせても、他の実装部ではズレが生じ、パンプ形成ができないという不都合が生じていた。

本発明は、上記問題点に鑑みなされたもので、 その目的とするところは、基板内に複数のチップ 実装部を有するパンプ付き回路基板の製造におい て、回路上のパンプが回路に対して精度良く形成 できる製法を提供することにある。

[課題を解決するための手段]

本発明は上記課題を解決するため、基板内に復 数のチップ実装部を有する回路基板若しくは1チ ップを実装する基板をワークサイズに複数個面付 けした回路基板のパンプ形成において、1チップ 分のパンプ露光のリピートをパターン認識により 回路形成工程で生じた位置誤差を補正しながら行 うことを特徴とする。

[宝旛佩]

第1図は、いわゆるマルチチップ基板を示す平 面図で、基板1内に5個の1Cチップ実装部2が レイアウトされており、そのインナーリード3の

9を駆動させる。

収録マーク5を検知した後は、認識マーク5に 対する各パンプ4のx・y距離(第2図において x i . y i で示す)は設計上決定されているので 、数値制御によりXYテーブル9を駆動すると共 に、レーザービーム出力装置7によりレーザース ポット光を当て、そのエネルギーにより基板(レ ジストが堕布された)1上のパンプ形成部のレジ ストを除去する。このとき、レーザー光の焦点及 びエネルギーを、レジスト除去レベルに調整する ことは言うまでもない。

所要のパンプ露光を終了した後は、XYテーブル9を所定の距離(第1図においてΔx, Δyで示す)だけ移動させて、次のチップ実装部2をサーチする。このとき、前述したように回路形成に誤差があるので、カメラ6により次の認識マーク5を検知しながら、形成誤差を補正することになる。その後は、前述のようなパンプ露光が繰り返されることとなる。

以上のようなステップを1Cチップ数だけ繰り

先端にパンプ4を形成されている。

第2図は上記チップ実装部2の拡大図で、その中心には、位置認識のための認識マーク(例えば十字マーク)5が、回路形成時に同一マスクで導体回路として形成されている。

第3回は本発明に用いる露光装置の一例で、複数のチップ実装部2の位置認識を行うモニターカメラ6と、バンプマスク露光用のレーザービーム出力装置7と、基板1を真空吸着する吸着機構付き回転テーブル8と、基板1の位置決めを行うXYテーブル9と、XYテーブル9を制御するコントローラ10とを備えている。

次に、上記装置を用いて基板 1 上に形成された 複数のチップ実装部 2 にパンプを形成する方法を 説明する。

まず、基板1を回転テーブル8に搭載し、真空 吸着させた後、モニターカメラ6により基板1の 平行出しと、最初のチップ実装部2 (バンプ形成 部)を検知するため、サーポモータ (図示せず) により制御される回転テーブル8とXYテーブル

返すことにより、基板 1 内の各チップ実装部 2 における各パンプは高精度で形成される。

なお、パターン認識技術を用いることにより、本実施例のような認識マーク5が無い場合でも、インナーリード3の形状により、位置出しができることは言うまでもない。また、レーザー光を照射する代わりに、各ICチップ実装部サイズの小さなパンプ露光用マスク(第4 図参照)をステップ移動させても、前記実施例と同様の効果を奏する。

さらに、上記実施例では、基板内に複数のチャプ実装部を有する回路基板で説明したが、本発明は、1チップを実装する基板をワークサイズに複数個面付けした基板のパンプ形成にも適用できるものである。

[発明の効果]

本発明は上記のように、基板内に複数のチップ 実装部を有する回路基板若しくは1チップを実装 する基板をワークサイズに複数個面付けした回路 基板のパンプ形成において、1チップ分のパンプ

露光のリピートをパターン認識により回路形成工程で生じた位置誤差を補正しながら行うことを特 徴とするので、回路上へのパンプ形成が回路に対 して特度良く形成できる。

4. 図面の簡単な説明

第1図はマルチチップ基板を示す平面図、第2 図は同上のチップ実装部の拡大図、第3図は本発 明に用いる露光装置の一例を示す簡略図、第4図 はパンプ露光用マスクを示す平面図である。

1 … 基板、 2 … I C チップ実装部、 3 … インナーリード、 4 … パンプ。

出願人 松下電工株式会社 代理人 弁理士 竹元敏丸(ほか2名)

